The Society that Ever Was

이러저러하여 엿같고 치사해서 내가 지금 있는 CGI 웹게임을 유지보수가 편하고 리소스를 적게 소모 하는 임의의 언어로 변환 하려는 중인데...

머리가 부족하여 혼자 하자니 영 진도가 안빠질거 같아서 도와줄 사람을 구하는 중입니다.

누가 좀 같이 동참해주시면 감사. 인력 알선도 감사.

제대로 끝나면 밥정도는 살듯..

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

---- Uncomment the following library declaration if instantiating
---- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;

entity gate_level_4bit_full_adder is
    Port ( x : in std_logic_vector (3 downto 0);
           y : in std_logic_vector (3 downto 0);
           cin : in std_logic;
           cout : out std_logic;
           sum : out std_logic_vector (3 downto 0));
end gate_level_4bit_full_adder;

architecture Behavioral of gate_level_4bit_full_adder is
 component fulladder1bit
 Port( a_in : in STD_LOGIC;
   b_in : in STD_LOGIC;
   c_in : in STD_LOGIC;
   c_out : out STD_LOGIC;
   sum : out STD_LOGIC);
 end component;
  signal C : std_logic_vector(3 downto 0);

begin

 fa1 : fulladder1bit
  port map (
   a_in => x(0),
   b_in => y(0),
   c_in => cin,
   c_out => c(0),
   sum => sum(0));
 fa2 : fulladder1bit
  port map (
   a_in => x(1),
   b_in => y(1),
   c_in => c(0),
   c_out => c(1),
   sum => sum(1));
 fa3 : fulladder1bit
  port map (
   a_in => x(2),
   b_in => y(2),
   c_in => c(1),
   c_out => c(2),
   sum => sum(2));
 
process
     begin
         sum(0) <= x(0) xor y(0) xor cin;
         c(0) <= (x(0) and y(0)) or (cin and(x(0) xor y(0)));
             loop1 : for i in 1 to 3 loop
                 sum(i) <= x(i) xor y(i) xor c(i-1);
                 c(i) <= (x(i) and y(i)) or (c(i-1) and(x(i) xor y(i)));
             end loop loop1;
         wait for 1 ps;
 end process;
 cout <= c(3);

 
 fa4 : fulladder1bit port map (x(3), y(3), c(2), cout, sum(3));

end Behavioral;

어영부영 짜긴 했는데 fa3 아랫부분의 process 부분이 사실 좀 어거지다. sum을 돌리는거 까진 맞는데 end loop 에서 end process로 바로 넘어가면 ModelSim에서 무한루프의 위험이 있다고 하고 파형 시뮬레이트를 안해준다.

그래서 어쩔 수 없이 1 ps 넣어줬는데, 실제로는 이러면 안ㅋ됨ㅋ 물론 파형을 엄청 줄여서 보면 전혀 문제 없이 보이지만 ㅋ

이거야 IC 내부에서 입출력 딜레이로 생기는거랑은 또 다른 문제니까 곤란하다.

사실 c(3)의 경우는 저기 loop 문에서 밖에 안쓰기 때문에 3 downto 0이 낭비이긴 하다.

근데 2 downto 0으로 구성하고 if i = 3 일때 있어서 sum과 c의 수식을 밑에 한줄 더 쓰느냐 아니면 저대로 두느냐가 어느쪽이 IC의 용량을 덜쳐먹을까 싶어 생각해보니 후자일거 같아서 그냥 좀 낭비같아도 냅뒀다... 근데 이래도 되나 몰라

과제도 대충 말아먹었으니 잠이나 자러 가야겠다.

트랙백 : Melt Bossanova Arrange / vocal. *spiLa*

아..원래 보사노바 풍 노래를 좋아하지만 한방에 박혔다.